## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-164831

(P2000-164831A)

(43)公開日 平成12年6月16日(2000.6.16)

(51) Int.Cl.7 H 0 1 L C 0 1 G C 2 3 C	21/8242 35/00	識別記号		C 0	1 L 2 1 G 3 3 C 1	5/00		651	テーマコート*(参考) 4G048 4K030 5F038 5F058
	16/40		4n:14t-15		1L 2	•	ΩĪ	A (全 14 頁)	5 F O 8 3 最終買に続く
(21)出願番	<b>尹</b>	特顧平10-340684 平成10年11月30日(1998.11.30)	<b>を請求</b>	(72)	出類人	000004 日本電 東京都 廣田 東京都 式会社 10009	237	会社 五丁目7番1 五丁目7番1	


## 最終頁に続く


## (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【課題】 酸化タンタル膜の膜質及びカバレッジを両立 させて膜厚の薄い高信頼の容量絶紋膜を得る。

【解決手段】 容量絶縁膜としての酸化タンタル膜を成膜するにあたり、第1成膜段階として、成膜温度を略510℃に設定し、高い成膜圧力である略3.0 Torrに設定して、酸素ガスを添加した成膜条件で第1酸化タンタル膜17を成膜する。次に、第2成膜段階として、成膜温度を略510℃に設定し、低い成膜圧力である略0.3 Torrに設定して、酸素ガスを添加しない成膜条件で第2酸化タンタル膜18を成膜する。





#### 【特許請求の範囲】

【請求項1】 金属アルコキシドを含むソースガスを用いて化学的気相成長法により、半導体基板上に酸化タンタル膜を成膜する半導体装置の製造方法であって、

1

前記酸化タンタル膜を第1成膜圧力で成膜する第1成膜 工程と、

前記酸化タンタル膜を前記第1成膜圧力よりも低い第2 成膜圧力で成膜する第2成膜工程とを含むことを特徴と する半導体装置の製造方法。

【請求項2】 前記金属アルコキシドとしてペンタエト 10 キシタンタルを用いることを特徴とする請求項1記載の 半導体装置の製造方法。

【請求項3】 前記第1成膜工程は、酸素ガスが添加された前記ソースガスを用いて行なうことを特徴とする請求項1又は2記載の半導体装置の製造方法。

【請求項4】 前記酸化タンタル膜を容量絶縁膜として 用いることを特徴とする請求項1、2又は3記載の半導 体装置の製造方法。

【請求項5】 前記第1成膜圧力が1~10Torrであり、かつ前記第2成膜圧力が0.1~0.5Torr 20であることを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 前記第1成膜工程で前記酸化タンタル膜を10~30オングストロームの膜厚に成膜する一方、前記第2成膜工程で前記酸化タンタル膜を30~80オングストロームの膜厚に成膜することを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】 ペンタエトキシタンタルを含むソースガスを用いて化学的気相成長法により、半導体基板上に酸化タンタル膜を容量絶縁膜として成膜する半導体装置の製造方法であって、

前記酸化タンタル膜を、成膜圧力が1~10Torrで、かつ成膜沮度が500~560℃の成膜条件で成膜することを特徴とする半導体装置の製造方法。

【請求項8】 酸素ガスが添加されていない前記ソース ガスを用いて前記酸化タンタル膜の成膜を行なうことを 特徴とする請求項7記載の半導体装置の製造方法。

【請求項9】 前記酸化タンタル膜の成膜を、前記半導体基板上に形成されるキャパシタの下部電極を覆うように行なうことを特徴とする請求項1万至8のいずれか1に記載の半導体装置の製造方法。

【請求項10】 前記酸化タンタル膜の成膜を、前記下部電極上に形成されて表面積が拡大された導電膜を覆うように行なうことを特徴とする請求項9記載の半導体装置の製造方法。

【請求項11】 前記導電膜としてシリコン膜を用いることを特徴とする請求項10記載の半導体装置の製造方法

を防止する反応防止膜を形成することを特徴とする請求 項11記載の半導体装置の製造方法。

【請求項13】 前記反応防止膜としてシリコン窒化膜を用いることを特徴とする請求項12記載の半導体装置の製造方法。

【請求項14】 前記酸化タンタル膜の成膜が終了した後に、紫外線ーオゾンアニーリングを施し、次に酸素アニーリングを施すことを特徴とする請求項1乃至13のいずれか1に記載の半導体装置の製造方法。

## 0 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、半導体装置の製造方法に係り、詳しくは、容量絶縁膜として酸化タンタル (Ta2O5) 膜を用いたキャパシタ (情報記憶用容量素子)を備える半導体装置の製造方法に関する。

#### [0002]

【従来の技術】半導体装置の代表として知られているし S1 (大規模集積回路) は、メモリ製品とロジック製品 とに大別されるが、最近の半導体製造技術の進歩につれ て、特に前者における発展がめざましい。また、メモリ 製品は、DRAM(Dynamic Random Access Memory)と、 SRAM (Static Random Access Memory)とに分類されるが、これらのメモリ製品はほとんどが、集積度の点で優れているMOS(Metal Oxide Semiconductor)トランジスタによって構成されている。また、DRAMはS RAMに比較して上述したような高集積化の利点をより 大きく生かせるため、コストダウンが図れるので、情報 機器などの各種の記憶装置に広く適用されている。

【0003】DRAMはキャパシタを利用してその電荷の有無により情報を記憶するので、記憶情報の大容量化に伴って半導体基板上に形成される個々のキャパシタの占有面積は制約されてくる。したがって、それぞれのキャパシタのキャパシタンス(静電容量)を増加させる工夫が必要になる。もしキャパシタのキャパシタンスが情報を記憶するのに十分な容量値を有していないと、外部からのノイズ信号などにより容易に誤動作するようになるので、ソフトエラーで代表されるようなエラーが生じ易くなる。

【0004】従来から、キャパシタの容量絶縁膜として 40 は、シリコン酸化膜 (SiO2)を窒化して得られるシリコン酸窒化膜 (SiON)を薄膜化して用いているが、その膜厚は酸化膜換算膜厚Teffで45~50オングストローム (トンネル電流が流れ始める値)が限界であった。ここで、Teffは、形成したキャパシタの単位面積当たりのキャパシタンスを、シリコン酸化膜の膜厚に換算した値を示している。そのため、よりキャパシタンスの増加を図るべく、キャパシタの電極の表面積を拡大するために、ボックス型、シリンダ型、フィン型、HSG (Hemispheric Silicon Grain: 環状シリコン 60 台) 型などの各種の立体構造電極が考えられている。

ガスと酸素ガスとの混合ガスを導入して成膜処理を癒し て、所望の膜厚の酸化タンタル膜62を成膜する。次

に、酸化タンタル膜62上に上部電極(プレート電極) 63を形成する。以上によって、酸化タンタル膜62を 容量絶縁膜とし、この酸化タンタル膜62の上下面にそ れぞれ形成された上部電極63及び下部電極61により

> キャパシタ64が構成される。このキャパシタ64は、 上述したようにN型MOSトランジスタ56に直列に接 続されてメモリセルを構成する。

【0009】ところで、上述したように有機ソースガス を用いて酸化タンタル膜62を成膜した場合、この酸化 タンタル膜62には炭素が数%含まれるようになるの で、その後にLSI製造工程において各種の熱処理が行 われた際に、その熱処理の影響を受けて炭素が酸化タン タル膜 6 2 内の酸素を奪って、COXはCO2の形で酸 化タンタル膜62の外部に離脱してしまうという現象が 生ずる。この結果、酸化タンタル膜62内の酸素が欠乏 してリーク電流が流れ易くなるという欠点が生ずる。

【0010】上述したような酸化タンタル膜内の酸素の 欠乏によるリーク電流の発生を防止するようにした半導 体装置の製造方法が、例えば特開平9-121035号 公報に開示されている。同公報には、下部電極の形成さ れた半導体基板上に酸化タンタル膜を形成する第1段階 と、その酸化タンタル膜の形成された半導体基板にUV (Ultra-Violet:紫外線) -O3 (オゾン) アニーリング を施す第2段階と、上述の第1段階及び第2段階を一回 以上繰り返し施す第3段階とを含む半導体素子のキャパ シタ製造方法が記載されている。

[0011]

【発明が解決しようとする課題】ところで、上記公報に 記載の半導体装置の製造方法では、容量絶縁膜としての 酸化タンタル膜内の酸素の欠乏によるリーク電流の発生 を防止することができるものの、酸化タンタル膜の膜質 が低下する、という問題がある。すなわち、この出願に 係る発明者の実験によると、上記公報に記載されている ような処理を施すと、下部電極界面には誘電率が低い膜 が形成されて、この低誘電率膜は容易に解質されないこ とを確認した。そして、この低誘電率膜の存在により、 例えば酸化タンタル膜のTDDB(Time Dependent Diel 内を含む全面にN型ドレイン領域 5.3 と導通するように 40 ectric Breakdown: 絶縁膜経時破壞) 特性が悪くなるよう になって、膜質が低下するようになる。

> 【0012】また、よりキャパシタンスの増加を図るに は酸化タンタル膜をトンネル電流が流れ始める直前の膜 厚まで薄膜化する必要があるが、この場合には酸化タン タル膜には膜質の向上と共に、カバレッジ(被覆性)の 向上が求められる。すなわち、酸化タンタル膜は、下部 電極を覆っているキャパシタンス増加のために表面積が 拡大された尊電膜(表面に凹凸面を有している)、いわ ゆるHSG処理された尊電膜上に成膜されるので、容量

さらに、より複雑な構造も考えられるようになってきて いるが、スペース的に制約があるので、電極表面積の拡 大によりキャパシタンスの増加を図るにも限界があっ た。このため、容量絶験膜として誘電率の大きい絶縁材 料を用いるに至っている。

【0005】誘電率の大きい絶紋材料は数種類が知られ ているが、上述したようなキャパシタを構成するには単 に誘電率の大きい絶縁材料を容量絶縁膜として用いるだ けでなく、その絶縁材料の成膜の容易さ、その絶縁材料 からなる容量絶縁膜の両面に設ける一対の電極材料との 10 適応性も考慮しなければならない。これらの点から、誘 電率の大きい絶縁材料が必ずしも容量絶縁膜として用い られるとは限らない。このような事情を考慮した結果と して、従来から、容量絶縁膜として酸化タンタル膜が広 く用いられている。この酸化タンタル膜は、容量絶縁膜 として従来から用いられているシリコン酸化膜と比べて 路10倍の大きさの誘電率を有し、また同様に従来から 用いられているシリコン室化膜(Si3N4)と比べて略 6倍の大きさの誘電率(40~47)を有している。ま た、酸化タンタル膜は成膜が容易である。したがって、 酸化タンタル膜を容量絶縁膜として用いてキャパシタを 構成することにより、キャパシタンスを増加させること ができるようになる。

【0006】図14(a)~(c)は、上述のようなキ ャパシタを備える従来の半導体装置の製造方法を工程順 に示す工程図である。以下、同図を参照して、同半導体 装置の製造方法について工程順に説明する。まず、図1 4 (a) に示すように、例えばP型半導体基板51に、 周知の方法により、N型ソース領域52及びドレイン領 域53、ゲート絶緑膜54、ゲート電極55などを形成 30 して、複数のN型MOSトランジスタ56を形成する。 このN型MOSトランジスタ56は、後述のように形成 されるキャパシタと対をなして一個のメモリセルを構成 する。57は全体を覆う層間絶縁膜、58は素子分離用 絶縁膜である。

【0007】次に、図14 (b) に示すように、N型M OSトランジスタ56のN型ドレイン領域53(あるい はN型ソース領域52)上の層間絶緑膜57にコンタク トホール59を形成した後、このコンタクトホール59 尊電層を形成する。次に、尊電層を所望形状にパターニ ングして、キャパシタの下部電極(ストレージ電極)6 1を形成する。

【0008】次に、図14 (c) に示すように、CVD (Chemical Vapor Deposition:化学的気相成長) 法によ り、容量絶縁膜として機能する酸化タンタル膜62を所 望の膜厚に成膜する。このCVD法においては、半導体 基板5 1 をCVD装置の反応容器内に収容した後、反応 容器内を所望の一定の成膜圧力に保持した状態で、タン **タルアルコキシドの一種であるペンタエトキシタンタル 50 絶験膜としてそのカバレッジが問題になる。加えて、ド**  5 部電極自身のアスペクト比が厳しくなっているので、カ バレッジの問題はより重要になっている。

【0013】この発明は、上述の事情に登みてなされたもので、酸化タンタル膜の膜質を向上させて膜厚の薄い高信頼の容量絶紋膜を得ることができる半導体装置の製造方法を提供することを目的としている。

【0014】また、この発明は、酸化タンタル膜の膜質 及びカバレッジを両立させて膜厚の薄い高信頼の容量絶 緑膜を得ることができる半導体装置の製造方法を提供す ることを目的としている。

#### [0015]

【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明は、金属アルコキシドを含むソースガスを用いて化学的気相成長法により、半導体基板上に酸化タンタル膜を成膜する半導体装置の製造方法であって、上記酸化タンタル膜を第1成膜圧力で成膜する第1成膜工程と、上記酸化タンタル膜を上記第1成膜圧力よりも低い第2成膜圧力で成膜する第2成膜工程とを含むことを特徴としている。

【0016】請求項2記載の発明は、請求項1記載の半 20 導体装置の製造方法に係り、上記金属アルコキシドとし てペンタエトキシタンタルを用いることを特徴としてい る。

【0017】請求項3記載の発明は、請求項1又は2記載の半導体装置の製造方法に係り、上記第1成膜工程は、酸素ガスが添加された上記ソースガスを用いて行なうことを特徴としている。

【0018】請求項4記載の発明は、請求項1、2又は 3記載の半導体装置の製造方法に係り、上記酸化タンタ ル膜を容量絶縁膜として用いることを特徴としている。

【0019】請求項5記載の発明は、請求項4記載の半導体装置の製造方法に係り、上記第1成膜圧力が1~10Torrであり、かつ上記第2成膜圧力が0.1~0.5Torrであることを特徴としている。

【0020】請求項6記載の発明は、請求項5記載の半導体装置の製造方法に係り、上記第1成膜工程で上記酸化タンタル膜を10~30オングストロームの膜厚に成膜する一方、上記第2成膜工程で上記酸化タンタル膜を30~80オングストロームの膜厚に成膜することを特徴としている。

【0021】請求項7記載の発明は、ペンタエトキシタンタルを含むソースガスを用いて化学的気相成長法により、半導体基板上に酸化タンタル膜を容量絶縁膜として成膜する半導体装置の製造方法であって、上記酸化タンタル膜を、成膜圧力が1~10Torrで、かつ成膜温度が500~560℃の成膜条件で成膜することを特徴としている。

【0022】請求項8記載の発明は、請求項7記載の半 半導体基板71上の層間絶縁膜72に「例としてアスへ 導体装置の製造方法に係り、酸素ガスが添加されていな クト比=B/A=4.0のコンタクトホール73を形成 い上記ソースガスを用いて上記酸化タンタル膜の成膜を 50 したサンブルを用意して、このサンプルをCVD装置の

行なうことを特徴としている。

【0023】請求項9記載の発明は、請求項1乃至8のいずれか1に記載の半導体装置の製造方法に係り、上記酸化タンタル膜の成膜を、上記半導体基板上に形成されるキャパシタの下部電極を覆うように行なうことを特徴としている。

6

【0024】請求項10記載の発明は、請求項9記載の 半導体装置の製造方法に係り、上記酸化タンタル膜の成 膜を、上記下部電極上に形成されて表面積が拡大された 10 導電膜を覆うように行なうことを特徴としている。

【0025】請求項11記載の発明は、請求項10記載の半導体装置の製造方法に係り、上記導電膜としてシリコン膜を用いることを特徴としている。

【0026】請求項12記載の発明は、請求項11記載の半導体装置の製造方法に係り、上記シリコン膜と上記酸化タンタル膜との間に、該シリコン膜と上記酸化タンタル膜との反応を防止する反応防止膜を形成することを特徴としている。

【0027】請求項13記載の発明は、請求項12記載 の の半導体装置の製造方法に係り、上記反応防止膜として シリコン窒化膜を用いることを特徴としている。

【0028】請求項14記載の発明は、請求項1万至13のいずれか1に記載の半導体装置の製造方法に係り、上記酸化タンタル膜の成膜が終了した後に、紫外線ーオソンアニーリングを施し、次に酸素アニーリングを施すことを特徴としている。

#### [0029]

【発明の実施の形態】前提(発明の原理)

まず、この発明の完成のきっかけとなった実験結果について説明する。この出願に係る発明者は、種々の実験の結果、酸化タンタル膜を成膜する場合、成膜圧力及び成膜温度を望ましい範囲に設定することにより、酸化タンタル膜の下部電極界面の低誘電率膜を解質して、膜質を改善できることを確認した。また、酸化タンタル膜を成膜する場合、成膜圧力を高くして成膜すると 放膜圧力を 低下し、逆に成膜圧力を低して成膜するとカバレッジが向上する一方、膜質が低下することを発見した。この事実から、高い成膜圧力の第1成膜段階により膜厚を独立に制御する一方、低い成原圧力の第2成膜段階によりカバレッジを独立に制御することにより、酸化タンタル膜の膜質及びカバレッジを両立させることができることを確認した。

#### 【0030】実験結果 1

酸化タンタル膜を成膜して、そのカバレッジの成膜圧力 依存性を確認した。図7はその結果を示すグラフで、縦 軸はカバレッジ(%)、横軸は成膜圧力(Torr(To rricelli))である。ここで、図5に示すように、予め 半導体基板71上の肩間絶縁膜72に一例としてアスペ クト比=B/A=4、0のコンタクトホール73を形成 1たサンブルを用意して、このサンブルをCVD装置の 反応容器内に収容して酸化タンタル膜74を成膜して、コンタクトホール73の表面に成膜された膜厚aと、コンタクトホール73の底部側壁面に成膜された膜厚bとの比b/a=カバレッジと定義した。

【0031】 上述の反応容器内に、成膜迅度を略510 ℃に設定して、原料ガスとして流量が略100mg/分のPETa(ペンタエトキシタンタル: Ta(OC 2H5)5)ガス、流量が略1000sccm(Standard cubic centimeter per minute)の酸素ガス及び流量が略3 00sccmのヘリウムガス(キャリアガス)を供給して酸化タンタル膜を成膜することにより、特性(1)が 得られた。一方、原料ガスに酸素ガスを添加しないで酸 化タンタル膜を成膜したところ、特性(2)が得られた。ここで、酸素ガスは成膜処理における成長初期の成膜を安定化するために用いられている。

【0032】図7から明らかなように、酸素ガスの有無に関係なく、成膜圧力が略0.1 Torrを越えた領域では、特性(1)及び特性(2)のカバレッジは共に徐々に低下してくる。但し、略0.5 Torrまでの範囲までなら、カバレッジが略90%以上の優れた酸化タンタル膜を成膜できる。同図において、特に、原料ガスに酸素ガスを添加した成膜条件で得られた特性(1)では、酸素ガスを添加しない成膜条件で得られた特性

(2) よりもカバレッジの低下の度合いは大きくなっている。これは、以下のような理由に基づいていると考えられる。すなわち、成膜圧力が低い領域では、原料ガスの供給量が一定の場合流速が速くなり、原料ガスが基板表面に供給され易くなると同時に、原料ガス分子の平均自由行程が長くなるので、カバレッジが良好になる。また、特に酸素ガスを用いない場合は、気相中での反応が抑制されるので、表面での反応が支配的になるため、成膜圧力が高い領域におけるカバレッジの低下が抑制される。

【0033】この結果、図7から明らかなように、酸素 ガスの有無に関係なく、0.1~0.5 Torrの範囲 の低い成膜圧力で酸化タンタル膜を成膜すると、カバレ ッジを向上させることができることが確認できた。

## 【0034】実験結果 2

酸化タンタル膜を成膜して、その膜質の膜厚依存性を確認した。図8はその結果を示すグラフで、縦軸は酸化膜換算膜厚(オングストローム)、横軸は膜厚(エリプソ値)(オングストローム)である。ここで、酸化膜換算膜厚は、前述したように定義され、薄いほどキャパシタンスが大きいことを示している。成膜温度、原料ガスの種類及び流量は、図7の場合と同じ成膜条件に設定した。

【0035】図8において、特性(3)は、成膜圧力を 膜を行なった後、第2成膜段階として、低い成膜圧力で 略0.1 Torrに設定して、酸素ガスを添加しない成 膜条件で得られた特性を示している。以下、特性(4) い成膜条件で成膜を行なって得られた特性を示してい は成膜圧力を略0.3 Torrに設定して酸素ガスを添 50 る。特性(11)は、第1成膜段階の高い成膜圧力によ

加しない成膜条件で得られた特性を、特性(5)は成膜圧力を略0.3 Torrに設定して酸素ガスを添加した成膜条件で得られた特性を、特性(6)は成膜圧力を略0.5 Torrに設定して酸素ガスを添加しない成膜条件で得られた特性を、特性(7)は成膜圧力を略1.0 Torrに設定して酸素ガスを添加しない成膜条件で得られた特性を、特性(8)は成膜圧力を略3.0 Torrに設定して酸素ガスを添加した成膜条件で得られた特性を、特性(9)は成膜圧力を略3.0 Torrに設定して酸素ガスを添加しない成膜条件で得られた特性を、特性(10)は成膜圧力を略5.0 Torrに設定して酸素ガスを添加しない成膜条件で得られた特性を、特性(10)は成膜圧力を略5.0 Torrに設定して酸素ガスを添加しない成膜条件で得られた特性をそれぞれ示している。

【0036】図8から明らかなように、酸素ガスの有無に関係なく、図7ではカバレッジに優れている低い成膜圧力の範囲である0.1~略0.5 Torrに設定して得られた特性(3)~特性(6)において、酸化膜換算膜厚が厚くなっており、膜質に劣っていることを示している。一方、酸素ガスの有無に関係なく、図7ではカバレッジに劣っている高い成膜圧力の範囲である1.0~10 Torrに設定して得られた特性(7)~特性(10)において、酸化膜換算膜厚が薄くなっており、膜質に優れていることを示している。

【0037】すなわち、図7及び図8から明らかなように、酸化タンタル膜を成膜した場合、成膜圧力に関してカバレッジと膜質とはトレードオフの関係になっていることが理解できる。また、図8から注目すべきは、上述のすべての特性(3)~(10)の傾きが略同じで互いが並行していることであり、これはある膜厚より厚い部30分では、誘電率は略一定であると考えられる。このことは、低い成膜圧力で成膜される酸化タンタル膜の成膜初期の膜質が、この後に継続して成膜される上層膜の膜切とは異なってくることを示しており、低誘電率の膜の存在を示唆している。そして、この低誘電率の膜は、前述したような特開平9-121035号公報に示されているような改質処理を施しても改質することができなかった

【0038】上述のような事実を考慮して、0.1~0.5 Torrの低い成膜圧力ではカバレッジに優れた酸化タンタル膜が成膜される一方、1.0~10.Torの高い成膜圧力では膜質に優れた酸化タンタル膜が成膜されるという長所に着目して、両者を組み合わせて二つの段階で酸化タンタル膜を成膜したところ、図8に示すような特性(11)が得られた。この特性(11)は、第1成膜段階として、高い成膜圧力である略3.0 Torrに設定して、酸素ガスを添加した成膜条件で成膜を行なった後、第2成膜段階として、低い成膜圧力である略0.3 Torrに設定して、酸素ガスを添加した水膜条件で成膜条件で成膜条件で成膜条件で成膜条件で成膜条件で成膜条件で成膜を行なって得られた特性を示している。

り膜厚を独立に制御する一方、第2成膜段階の低い成膜 圧力によりカバレッジを独立に制御することにより、膜 質及びカバレッジを両立させた酸化タンタル膜を成膜で きることを示している。

## 【0039】実験結果 3

高い成膜条件及び低い成膜条件で成膜した酸化タンタル 膜に生ずるリーク電流密度の膜厚依存性を確認した。図 9 はその結果を示すグラフで、縦軸はリーク電流密度  $(A/c m^2)$ 、横軸は膜厚(エリプソ値)(オングス トローム)である。ここで、図6に示すように、成膜し た酸化タンタル膜を容趾絶縁膜として用いたキャパシタ を予め試作して、このキャパシタのリーク電流を測定す ることにより確認した。キャパシタ80は、半導体基板 81上に形成された下部電極82と上部電極83との間 に酸化タンタル膜84が成膜され、この酸化タンタル膜 84は表面和が拡大された導電層85、いわゆるHSG 導電膜を介して下部電極82を覆っている構造を有して いる。リーク電流密度の測定は、基板81と上部電極8 3との間に+1. 2Vの電圧Eを印加して行なった。な お、横軸の膜厚は導電膜85上に形成されたRTN(Rap id Thermal Nitrization:急速熱生成窒化)膜の膜厚を含 んでおり、酸化タンタル膜成膜前のRTN膜の膜厚は略 18オングストロームであった。なお、このRTN膜 は、後述するように、シリコンと酸化タンタル膜との反 応を防止するために形成されている。

【0040】図9において、特性(12)は、成膜圧力 を略3.0Torrに設定して、酸素ガスを添加した成 膜条件で得られた特性を示している。以下、特性(1 3) は成膜圧力を略3.0 Torrに設定して酸素ガス を添加しない成膜条件で得られた特性を、特性(14) は成膜圧力を略り、3Torrに設定して酸素ガスを添 加しない成膜条件で得られた特性を示している。また、 特性(15)は、第1成膜段階として、高い成膜圧力で ある略3.0Torrに設定して、酸素ガスを添加した 成膜条件で成膜(膜厚:略20オングストローム)を行 なった後、第2成膜段階として、低い成膜圧力である略 0.3 Torrに設定して、酸素ガスを添加しない成膜 条件で成膜(膜厚:略47オングストローム)を行なっ て得られた特性を示している。この特性(15)が得ら た成膜条件に対応している。

【0041】図9から明らかなように、圧力が高い成膜 条件で得られた特性(12)及び特性(13)は、圧力 が低い成膜条件で得られた特性(14)及び特性(1 5)と比較して、膜厚が略60オングストロームよりも 厚い領域では、リーク電流密度は小さくなっているが、 膜厚が略60オングストロームよりも薄い領域では、特 性(14)及び特性(15)よりもリーク電流密度が急 速に増加している。これは、前述したように高い成膜条 件で成膜した酸化タンタル膜はカバレッジが劣っている 50 で得られた特性(1.7)及び特性(1.8)、高い成膜条

という事実を反映しているためであると考えられる。ま た、圧力が低い成膜条件における特性(14)が、膜厚 が略60オングストロームよりも厚い領域で、特性(1 2) 及び特性(13)よりもリーク追流密度が大きいの は、前述したように成長初期膜の誘電率の低い膜がトラ ップの多い劣悪の膜であり、これがそのままリーク電流 密度特性をも劣化させていることを示唆している。ま た、60~120オングストロームでリーク電流の膜厚 依存が小さいことから、リーク電流を制限しているの は、主に酸化タンタル膜の下地のRTN膜であると考え られる。

10

## 【0042】実験結果 4

圧力が高い成膜条件及び低い成膜条件で成膜した酸化タ ンタル膜のTDDBのワイブルプロットを確認した。図 10はその結果を示すグラフで、縦軸は累積不良率 (F (t))、横軸は累積ストレス時間 (sec) である。 ここでは、図6に示したキャパシタ80を用いて、印加 電圧:+6.6V、判定電圧:+1.5V、判定電流: 1×10<sup>-5</sup>A/c m<sup>2</sup> (25℃) の条件で行った。な お、△Tは、希釈HF(弗酸)処理した後に、RTN処 理(アンモニア雰囲気中で、870~980℃、1分 間) したシリコン基板上に、酸化タンタル膜を成膜した 場合の膜厚増加分を示している。また、酸化タンタル膜 成膜前のRTN膜の膜厚は略18オングストロームであ

【0043】図10において、特性(16)は、成膜圧 力を略り、3Torrに設定して、酸素ガスを添加した 成膜条件で得られた特性(△T:略71オングストロー ム、換算膜厚Teff:略37.3オングストローム) 30 を示し、特性(17)は、成膜圧力を略3.0Torr に設定して、酸素ガスを添加した成膜条件で得られた特 性 (△T:略67オングストローム、Teff:略3 1. 2オングストローム)を示している。また、特性 (18) は、成膜圧力を略3.0Torrに設定して、 酸素ガスを添加しない成膜条件で得られた特性(△T: 略68オングストローム、Teff:略31.5オング ストローム)を示している。

【0044】また、特性(19)は、第1成膜段階とし て、高い成膜圧力である略3.0Torrに設定して、 れた成膜条件は、図8において、特性(11)が得られ 40 酸素ガスを添加した成膜条件で成膜( $\Delta T$ :格20オン グストローム)を行なった後、第2成膜段階として、低 い成膜圧力である略0.3Torrに設定して、酸素ガ スを添加しない成膜条件で成膜(△T:略47オングス トローム)を行なって得られた特性(Teff: 略3 1.8オングストローム)を示している。この特性(1 9) が得られた成膜条件は、図8において、特性(1 1) が得られた成膜条件に、また図9において、特性 (15) が得られた成膜条件に対応している。

【0045】図10から明らかなように、高い成膜条件

件と低い成膜条件とを組み合わせて得られた特性(1 9)は、低い成膜条件で得られた特性(16)と比較し て、略3桁も寿命が改善されている。しかしながら、特 性(17)は前述したように、カバレッジが劣ってい る。これに対して、特性(19)は傾きが大きくなって いて、長い寿命が得られることが理解される。また、特 性 (18) は特性 (19) よりは劣るものの、特性 (1 7)よりは優れていてそれなりの効果が得られる。した がって、本実験によれば、酸化タンタル膜を成膜する場 合、特性(19)が得られた成膜条件のように、第1成 膜段階として高い成膜圧力で成膜を行った後、第2成膜 段階として低い成膜圧力で成膜を行う二段階にわたる成 膜方法の場合だけでなく、特性(18)が得られた成膜 条件のように、一段階で成膜を行う場合でも、成膜圧力 及び成膜温度を望ましい範囲に設定することにより、膜 質を改善できるようになる。実験の結果、成膜圧力を 1 ~10Torr、成膜温度を500~560℃に設定す ることにより、特性(18)と略等しい結果を得ること ができた。これは、酸化タンタル膜を60~120オン グストロームの膜厚で使用するには十分な成膜条件であ

11

【0046】図11乃至図13は、以上の実験結果の1 ~4に基づいて導き出されるキャパシタのモデルを模式 的に説明する図で、各図において、(a)は断面図、

(b) は (a) のA部の拡大図である。図11乃至図1 3において、91は下部電極となるシリコン膜(HSG 膜)、92及び93は上部電極となる窒化チタン膜(T iN) 及びシリコン膜、94及び95は容は絶縁膜とな るRTN膜(SiON膜)及び酸化タンタル膜である。 また、95Aは酸化タンタル膜95の成長初期に成膜さ れる誘電率の低い膜である。

【0047】図11は、低い成膜圧力(0.1~0.5 Torr)で酸化タンタル膜95が成膜された場合を示 し、酸化タンタル膜95はカバレッジに優れているもの の、成膜初期に誘電率の低い膜95Aが形成されるの で、膜質の悪い膜となる。したがって、その誘電率の低 い膜95Aが原因でキャパシタンスの増加が阻害される だけでなく、キャパシタの信頼性を著しく低下させるよ うになる。

【0048】図12は、高い成膜圧力( $1.0\sim10$  T 40 内にプラグ導電膜10を形成する。 orr) で酸化タンタル膜95が成膜された場合を示 し、酸化タンタル膜95は誘電率の低い膜が形成されに くいので膜質が優れているものの、B部分においてカバ レッジの悪い膜が成膜される。したがって、カバレッジ の悪さによりリーク電流が増加するようになるので、薄 **膜化が制限されるようになる。また、カバレッジの悪さ** が反映されて、TDDB特性がブロードになる(傾きが 小さくなる) ので、キャパシタの信頼性を劣化させる原 因となる。

【0049】図13は、この発明の原理による、高い成 50

**陝圧力(1~10Torr)で第1酸化タンタル膜95** aの成膜を行う第1成膜段階と、低い成膜圧力(0.1 ~0.5Torr)で第2酸化タンタル膜95bの成膜 を行う第2成膜段階との二段階によって酸化タンタル膜 が成膜された場合を示し、膜質及びカバレッジに優れた 酸化タンタル膜が成膜される。B部分におけるカバレッ ジも改善されて良くなっている。これにより、薄膜化の 限界をより改善(50~60オングストローム)するこ とができるようになる。また、この発明の他の原理によ 10 れば、一段階で成膜を行う場合でも、成膜圧力及び成膜 **温度を前述したように望ましい範囲(成膜圧力:1~1** 0Torr、成膜温度:500~560℃)に設定する ことにより、膜質を改善(60~120オングストロー ム) できる酸化タンタル膜を成膜できる。

【0050】以下、上述の原理を基に、図面を参照し て、この発明の実施の形態について説明する。説明は、 実施例を用いて具体的に行う。

#### ◇第1実施例

図1~図3は、この発明の第1実施例である半導体装置 の製造方法を工程順に示す工程図である。以下、図1~ 図3を参照して、同半導体装置の製造方法について工程 順に説明する。まず、図1(a)に示すように、例えば P型半導体基板 1 に、周知の方法により、N型ソース領 域2及びドレイン領域3、ゲート絶縁膜4、ゲート電極 5を形成して、複数のN型MOSトランジスタ6を形成 する。それぞれのN型MOSトランジスタ6は相互に素 子分離用絶縁膜7により絶縁分離されて、各N型MOS トランジスタ6は後述のように形成されるキャパシタと 対をなして一個のメモリセルを構成する。次に、CVD 30 法により全面を覆うように、シリコン酸化膜、シリコン 窒化膜などの層間絶縁膜8を形成する。

【0051】次に、図1(b)に示すように、リソグラ フィ法により、N型MOSトランジスタ6のN型ドレイ ン領域 3 (あるいはN型ソース領域 2) 上の層間絶縁膜 8にコンタクトホール9を形成した後、CVD法により コンタクトホール9を含んだ全面に硼素、燐などの不純 物をドープしたドープド多結晶シリコン膜などの導電膜 を形成する。次に、この導電膜のコンタクトホール9内 以外の不要部分をエッチングして、コンタクトホール9

【0052】次に、図2(c)に示すように、CVD法 により全面を覆うように、NSG(Non-doped Silicate Glass) などからなる層間絶紋膜12を形成する。次 に、リソグラフィ法により、プラグ導電膜10上の層間 絶緑膜12にコンタクトホール13を形成する。次に、 CVD法により全面を覆うように、HSG導電膜14を 形成した後、このHSG導電膜14のコンタクトホール 13内以外の不要部分をエッチングして、スルーホール 13内のみにHSG蕁電膜14を残して、キャパシタの 下部電極となす。ここでHSG尊電膜14は、キャパシ

13 タンス増加のために表面が球状に形成されて、表面積が 拡大された形状に形成されている。

【0053】次に、図2(d)に示すように、P型半導 体基板1をアンモニアの雰囲気に晒して、870~95 O℃で略1分間処理して、いわゆるRTN処理を施して HSG尊電膜14の表面に膜厚が略20オングストロー ムのRTN膜(シリコン室化膜)15を形成する。この RTN処理は、この後に下部電極としてのHSG尊電膜 14上に容量絶縁膜としての酸化タンタル膜を成膜する にあたり、この酸化タンタル膜を直接にHSG導電膜1 4上に成膜すると、HSG導電膜14の成分であるシリ コンと酸化タンタル膜とが反応するのを防止するために 行われる。

【0054】次に、図3 (e) に示すように、CVD法 により、RTN膜15上に容量絶縁膜としての酸化タン タル膜を成膜する。この成膜にあたっては、前述したよ うなこの発明の原理を応用して行う。すなわち、図8に おいて特性 (11)、図9において特性 (15) 及び図 10において特性(19)が得られた成膜条件と同じ成 膜条件により酸化タンタル膜を成膜する。まず、第1成 *20* 膜段階として、成膜温度を略510℃に設定し、高い成 膜圧力である略3.0Tor rに設定して、酸素ガスを 添加した成膜条件で略5秒間成膜処理して、膜厚が路2 0オングストロームの第1酸化タンタル膜17を成膜す る。次に、第2成膜段階として、成膜温度を略510℃ に設定し、低い成膜圧力である略0.3 Torrに設定 して、酸素ガスを添加しない成膜条件で略60秒間成膜 処理して、膜厚が略50オングストロームの第2酸化タ ンタル膜18を成膜する。以上により、容量絶縁膜とし て膜厚が路 7 0 μ mの酸化タンタル膜 2 2を成膜する。 このような成膜条件で成膜された酸化タンタル膜22 は、膜質及びカバレッジに優れた膜厚の薄い高信頼の容 **☆絶縁膜として機能する。なお、容量絶縁膜としては酸** 化タンタル膜22に接しているRTN膜15も機能して いるが、実質的に酸化タンタル膜22が支配的に機能し ている。

【0055】次に、UV-O3アニーリングを、400 ~500℃で、略5分間施した後、O2アニーリング を、略800℃で、略10分間施して、酸化タンタル膜 22の改質処理を行う。次に、図3 (f) に示すよう に、CVD法により、膜厚が100~200オングスト ロームの窒化チタン膜19を形成した後、この窒化チタ ン膜19を覆うように、膜厚が1300~1700オン グストローム、不純物濃度が略 1 × 1 0 <sup>20</sup>/ c m<sup>3</sup>のド ープド多結晶シリコン膜20を形成して、キャパシタの 上部電極となす。以上により、HSG導電膜14を下部 電標、RTN膜15及び第1、第2酸化タンタル膜1 7、18 (酸化タンタル膜22) を容量絶対膜、窒化チ タン膜19及びドープド多結晶シリコン膜20を上部電 極とするキャパシタ21が形成される。そして、このキ 50 電極、RTN膜15及び酸化タンタル膜23を容量絶較

ャパシタ21はN型MOSトランジスタ6に直列に接続 されてメモリセルが構成されて、半導体装置が完成す

14

【0056】このように、この例の樽成によれば、容量 絶紋膜としての酸化タンタル膜を成膜するにあたり、第 1成膜段階として、成膜温度を略510℃に設定し、高 い成膜圧力である略3.0 Torrに設定して、酸素ガ スを添加した成膜条件で第1酸化タンタル膜17を成膜 した後、第2成膜段階として、成膜温度を略510℃に 設定し、低い成膜圧力である略0.3Torrに設定し て、酸素ガスを添加しない成膜条件で第2酸化タンタル 膜18を成膜するようにしたので、成膜圧力が高い成膜 条件及び成膜圧力が低い成膜条件の長所を生かして酸化 タンタル膜を成膜できる。したがって、容量絶縁膜とし ての酸化タンタル膜の膜質及びカバレッジを両立させて 膜厚の薄い高信頼の容量絶縁膜を得ることができる。

## 【0057】◇第2実施例

図4は、この発明の第2実施例である半導体装置の製造 方法を工程順に示す工程図である。この第2実施例の半 導体装置の製造方法の構成が、上述の第1実施例のそれ と大きく異なるところは、酸化タンタル膜の成膜を一段 階で行うようにした点である。以下、同図を参照して、 同半導体装置の製造方法を工程頃に説明する。まず、第 1 実施例と略同じ工程を繰り返すことにより、図 2 (d) に示したものと略同じ構造の半導体基板 1 を得

【0058】次に、図4 (a) に示すように、CVD法 により、RTN膜15上に容量絶縁膜としての酸化タン タル膜を成膜する。この成膜にあたっては、前述したよ 30 うなこの発明の他の原理を応用して行う。すなわち、図 10において特性(18)が得られた成膜条件と同じ成 膜条件により酸化タンタル膜を成膜する。成膜温度を略 510℃に設定し、成膜圧力を略3.0Torrに設定 して、酸素ガスを用いない成膜条件で略70秒間成膜処 理して、膜厚が略60オングストロームの酸化タンタル 膜23を成膜する。このような成膜条件で成膜された酸 化タンタル膜は、第1実施例で成膜されたそれと比較し て、大きい膜厚(60~120オングストローム)にお いて膜質が改善される。

【0059】次に、UV-O3アニーリングを、400 ~500℃で、路5分間施した後、O2アニーリング を、略800℃で、略10分間施して、酸化タンタル膜 23の改質処理を行う。次に、図4(b)に示すよう に、CVD法により、膜厚が100~200オングスト ロームの窒化チタン膜24を形成した後、この窒化チタ ン膜24を覆うように、膜厚が1300~1700オン グストローム、不純物濃度が略 1 × 1 0 <sup>20</sup>/ c m<sup>3</sup>のド ープド多結晶シリコン膜25を形成して、キャパシタの 上部電櫃となす。以上により、H S G 尊電膜 1 4 を下部 膜、室化チタン膜24及びドープド多結晶シリコン膜25を上部電極とするキャパシタ26が形成される。そして、このキャパシタ26はN型MOSトランジスタ6に直列に接続されてメモリセルが構成されて、半導体装置が完成する。

【0060】このように、この例の構成によれば、比較的膜厚が大きい酸化タンタル膜を成膜する場合でも、膜質を改善することができる。加えて、この構成によれば、一段階で酸化タンタル膜を成膜できるので、工程数を削減することができる。

【0061】以上、この発明の実施例を図面により詳述してきたが、具体的な榕成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。例えば、酸化タンタル膜を成膜する原料ガスとしてはペンタエトキシタンタルガスに限らず、ペンタメトキシタンタル(Ta(OCH<sub>3</sub>)<sub>5</sub>)ガス、ペンタブトキシタンタル(Ta(OC<sub>3</sub>H<sub>7</sub>)<sub>5</sub>)ガスなどの他の材料を用いることができ、一般に金属アルコキシド材料であれば使用可能である。

【0062】また、層間絶緑膜としては、はシリコン酸化膜、シリコン窒化膜などに限らず、BSG(Boro-Silicate Glass)膜、PSG(Phospho-Silicate Glass)膜、BPSG(Boro-Phospho-Silicate Glass)膜、BPSG(Boro-Phospho-Silicate Glass)膜などを用いることができる。また、層間絶緑膜は、単層膜に限らず、複数の絶緑膜を重ねて構成した多層膜に対しても適用することができる。また、層間絶緑膜に対するコンタクトホールの形成は、第3層間絶緑膜以降の層間絶緑膜に対しても適用することができる。

【0063】また、下部電極上にHSG導電膜を介して 30 酸化タンタル膜を成膜する例に限らず、酸化タンタル膜はHSG導電膜を不要にして、下部電極上に直接に成膜しても良い。また、半導体領域の導電型はP型とN型とを逆にしても良い。また、成膜処理の成膜温度、成膜圧力、ガス流量などの条件は一例を示したものであり、目的、用途などに応じて変更することができる。

#### [0064]

【発明の効果】以上説明したように、この発明の半導体装置の製造方法によれば、容量絶縁膜としての酸化タンタル膜を成膜するにあたり、第1成膜段階として第1成 40 10膜圧力で成膜を行った後、第2成膜段階として第1成 14圧力よりも低い第2成膜圧力で成膜を行うようにしたので、成膜圧力が高い成膜条件及び成膜圧力が低い成膜条件の長所を生かして酸化タンタル膜を成膜できる。したがって、容量絶縁膜としての酸化タンタル膜の膜質及びカバレッジを両立させて膜厚の薄い高信頼の容量絶縁膜20対バレッジを両立させて膜厚の薄い高信頼の容量絶縁膜20対応できる。また、この発明の半導体装置の製21造方法によれば、成膜圧力及び成膜温度を望ましい範囲22

に設定して、一段階で酸化タンタル膜の成膜を行うよう にしたので、工程数を増加しないで信頼性の高い酸化タ ンタル膜を成膜できる。したがって、容量絶縁膜として の酸化タンタル膜の膜質を向上させて膜厚の薄い高信頼 の容量絶縁膜を得ることができる。

16

#### 【図面の簡単な説明】

【図1】この発明の第1実施例である半導体装置の製造 方法を工程順に示す工程図である。

【図2】同半導体装置の製造方法を工程頃に示す工程図 10 である。

【図3】同半導体装置の製造方法を工程頃に示す工程図である。

【図4】この発明の第2実施例である半導体装置の製造 方法を工程頃に示す工程図である。

【図5】この発明の原理を説明するための図である。

【図6】この発明の原理を説明するための図である。

【図7】この発明の原理を説明するための成膜圧力とカ バレッジとの関係を示すグラフである。

【図8】この発明の原理を説明するための膜厚と酸化膜 20 換算膜厚との関係を示すグラフである。

【図9】この発明の原理を説明するための膜厚とリーク 電流密度との関係を示すグラフである。

【図10】この発明の原理を説明するための累積ストレス印加時間と累積不良率との関係を示すグラフである。

【図11】この発明の原理を説明する図である。

【図12】この発明の原理を説明する図である。

【図13】この発明の原理を説明する図である。

【図14】従来の半導体装置の製造方法を工程順に示す 工程図である。

## の 【符号の説明】

1 P型半導体基板

2 N型ソース領域

3 N型ドレイン領域

4 ゲート絶縁膜

5 ゲート電極

6 N型MOSトランジスタ

7 素子分離用絶紋膜

8、12 層間絶縁膜

9、13 コンタクトホール

0 10 プラグ導電膜

14 HSG導電膜(シリコン膜)

15 RTN膜(シリコン室化膜)

17 第1酸化タンタル膜


18 第2酸化タンタル膜

19、24 室化チタン膜


20、25 ドープド多結晶シリコン膜

21、26 キャパシタ


22、23 酸化タンタル膜




【図7】




[図8]




【図9】



【図10】



【図14】



フロントページの続き

(51) Int. Cl. <sup>7</sup>

識別記号

FΙ

テーマコード(参考)

H O 1 L 21/314 27/04 HO1L 27/04 27/10

6 2 1 Z

С

21/822

Fターム(参考) 4G048 AA02 AB01 AB04 AB05 AC04

ADO2 AE08

4K030 AA11 BA17 CA04 DA09 HA01

JA01 JA09 LA02 LA19

5F038 AC05 AC09 AC10 AC14 AC15

AC16 AC18 DF05 EZ14 EZ17

5F058 BA11 BD01 BD05 BD10 BE10

BF04 BF27 BF29 BF30 BH03

BH04 BH17 BH20 BJ01

5F083 AD31 AD62 GA25 JA06 JA40

JA56 MA06 MA17 PR16 PR21

PR33